オンラインセミナー

Agilex(TM) 5 FPGA の外部メモリー・インターフェース設計



Agilex(TM) 5 FPGA の外部メモリーインターフェース(EMIF) は DDR4、LPDDR4、DDR5、LPDDR5 をサポートしており、それぞれ IP が提供されています。設計者は IP を利用することで、複雑なメモリー・インターフェースの設計作業を大幅に削減でき、迅速に製品開発を進めることが可能になります。また、サンプルデザイン、デバッグツールも提供されており、ユーザー回路を作成せずにインターフェースの評価、デバッグが可能です。
本セミナーでは、Agilex(TM) 5 FPGA EMIF IP の概要とパラメーター設定、注意すべきポイント、デバッグツールなどについてご紹介します。




日時
2025年8月21日 11:00-12:00
会場 オンラインセミナーでの開催
※下記URLより事前に接続テストを実施することができます。
https://zoom.us/test
定員 なし
準備 当日ご準備いただくもの
・オンラインセミナーを受講するPC
・インターネット接続のための環境
対象
・FPGA設計初心者の方
・メモリー・インターフェースに興味がある方
・Agilex(TM) 5の活用を考えているエンジニア
費用 無料
主催 株式会社マクニカ


アジェンダ

・EMIF IP の概要
・ピン配置
・EMIF IP のパラメーター設定
・ユーザー・インターフェース
・Example Design 生成、動作確認
・EMIF デバッグ・ツールキット
・まとめ

注意事項

フリーメールアドレスでのお申込み、学生の方、競合代理店や競合製品をお取り扱いの企業様、本セミナーへの参加がふさわしくないと当社が認める事情がある際は、参加をお断りさせていただく場合がございます。
ブラウザーはChrome推奨です。（会社都合でEdgeの場合はIEモードで上手くいく可能性があります）

フォームに関するお問い合わせ先
[email protected]

受付は終了いたしました

個人情報の利用について

当社が取得する個人情報は、個人情報保護方針に従い取り扱います。
GDPRやPDPA等、適用法上個人情報の取り扱いにおける適法性根拠として同意以外の項目が定められている場合、弊社は本同意を適法性根拠とはせず、正当な利益の目的等、他の項目を適法性根拠といたします。この場合、本同意は、プライバシーポリシーをご確認いただいたことの履歴として取り扱われます。


arrow_upward