オンラインセミナー

浮動小数点データを Altera(R) FPGA のハードに実装するツール



浮動小数点データをハードに実装する場合、固定小数点に変換して処理するのが一般的ですが、Altera(R) FPGA の DSP 設計ツール、DSP Builder for Intel(R) FPGA では浮動小数点データをそのまま扱うことが可能です。さらに、使用する浮動小数点のデータ型の選択、浮動小数点と固定小数点との変換もマクロで簡単におこなうことができます。


このセミナーでは、DSP Builder for Intel(R) FPGA、および Quartus(R) Prime の浮動小数点演算用 IP をご紹介します。


日時
2025年1月15日 13:30-14:30
会場 オンラインセミナーでの開催
※下記URLより事前に接続テストを実施することができます。
https://zoom.us/test
定員 なし
準備 当日ご準備いただくもの
・オンラインセミナーを受講するPC
・インターネット接続のための環境
対象
・Altera(R) FPGA 設計者
・FPGA でデジタル信号処理の実装を検討している方
費用 無料
主催 株式会社マクニカ


アジェンダ

・Variable Precision DSP Block
・Altera(R) FPGA で浮動小数点をハードで実装する方法
・浮動小数点 IP 概要
・DSP Builder for Intel(R) FPGA 概要

注意事項

フリーメールアドレスでのお申込み、学生の方、競合代理店や競合製品をお取り扱いの企業様、本セミナーへの参加がふさわしくないと当社が認める事情がある際は、参加をお断りさせていただく場合がございます。
ブラウザーはChrome推奨です。（会社都合でEdgeの場合はIEモードで上手くいく可能性があります）

フォームに関するお問い合わせ先
[email protected]

受付は終了いたしました

当社が取得する個人情報は、個人情報保護方針に従い取り扱います。
GDPRやPDPA等、適用法上個人情報の取り扱いにおける適法性根拠として同意以外の項目が定められている場合、弊社は本同意を適法性根拠とはせず、正当な利益の目的等、他の項目を適法性根拠といたします。この場合、本同意は、プライバシーポリシーをご確認いただいたことの履歴として取り扱われます。


arrow_upward