オンラインセミナー

Altera(R) FPGA のタイミング解析 ～導入編～



デジタル回路の設計ではタイミング制約・解析が必須です。正しく制約や解析が行われずタイミング違反が発生してしまうと、デバイスが正しく（期待通りの）動作をしないという問題を招いてしまうことになります。
タイミング制約で、開発ツールにどのようなタイミング要求（クロック周波数等）の回路であるのかを指示し、タイミング解析で要求を満たせているかを確認します。


このオンラインセミナーでは、Altera(R) FPGA の開発に必要なタイミング制約の概念、解析用語、基礎的な SDC についてご説明します。
タイミング制約・解析が初めての方でも Quartus(R) Prime に SDC を設定するまでの最低限のフローを習得していただけます。



日時
2025年1月29日 13:30-14:30
会場 オンラインセミナーでの開催
※下記URLより事前に接続テストを実施することができます。
https://zoom.us/test
定員 なし
準備 当日ご準備いただくもの
・オンラインセミナーを受講するPC
・インターネット接続のための環境
対象
・これからAltera(R) FPGA のご設計を始める方
・Altera(R) FPGA ユーザーで Timing Analyzer の使用フローを知りたい方
費用 無料
主催 株式会社マクニカ


アジェンダ

・FPGA のタイミング制約/解析とは？
・Timing Analyzer 説明
・タイミング制約から解析結果の確認までのフロー
・SDC コマンドを設定
・SDC の妥当性を確認
・タイミング解析結果（レポート）の確認
・タイミング解析用語の説明
・タイミングエラーの改善
・設定フローの実演

注意事項

フリーメールアドレスでのお申込み、学生の方、競合代理店や競合製品をお取り扱いの企業様、本セミナーへの参加がふさわしくないと当社が認める事情がある際は、参加をお断りさせていただく場合がございます。
ブラウザーはChrome推奨です。（会社都合でEdgeの場合はIEモードで上手くいく可能性があります）

フォームに関するお問い合わせ先
[email protected]

当社が取得する個人情報は、個人情報保護方針に従い取り扱います。
GDPRやPDPA等、適用法上個人情報の取り扱いにおける適法性根拠として同意以外の項目が定められている場合、弊社は本同意を適法性根拠とはせず、正当な利益の目的等、他の項目を適法性根拠といたします。この場合、本同意は、プライバシーポリシーをご確認いただいたことの履歴として取り扱われます。


arrow_upward