改版ゼロを目指す、FPGA 基板設計手法（EMI）
FPGA を使った基板設計のガイドラインと最近の不具合事例から、改版ゼロで基板設計するための基板設計ノウハウを解説します。
＜第1部＞
FPGA を使った基板設計で最低限知っておいて欲しい基板の設計ガイドラインと弊社の技術サポート経験から見えた新たな検証ポイントを、実際の不具合例を用いて解説
＜第2部＞
第1部のチェックポイントを PCB データから自動で検図できるツール HyperLynx DRC をご紹介
| 日時 |
2025年2月13日 13:30-15:00
|
|---|---|
| 会場 | オンラインセミナーでの開催 ※下記URLより事前に接続テストを実施することができます。 https://zoom.us/test |
| 定員 | なし |
| 準備 | 当日ご準備いただくもの ・オンラインセミナーを受講するPC ・インターネット接続のための環境 |
| 対象 |
・過去に、基板改版で苦労された方におすすめ
・デザインルールチェックを自動化して、効率化したい方 |
| 費用 | 無料 |
| 主催 | 株式会社マクニカ |
アジェンダ
第1部：FPGA を使った基板検証のポイントを実際の不具合事例を用いて解説
（インテル FPGA & Analog Devices）
・ 基板設計の検証ポイント
・ ツールを使用した検証の重要性
・ パワー・インテグリティー
第2部：PCB データから自動で検図できるツール HyperLynx DRC（シーメンス EDA）
・ 基板検図の自動化
・ HyperLynx DRC（検図項目を明確にルールとして備えたチェックツールを使って
EMI 問題の発生しそうな箇所の洗い出し）
注意事項
フリーメールアドレスでのお申込み、学生の方、競合代理店や競合製品をお取り扱いの企業様、本セミナーへの参加がふさわしくないと当社が認める事情がある際は、参加をお断りさせていただく場合がございます。
ブラウザーはChrome推奨です。（会社都合でEdgeの場合はIEモードで上手くいく可能性があります）
[email protected]
当社が取得する個人情報は、個人情報保護方針に従い取り扱います。
GDPRやPDPA等、適用法上個人情報の取り扱いにおける適法性根拠として同意以外の項目が定められている場合、弊社は本同意を適法性根拠とはせず、正当な利益の目的等、他の項目を適法性根拠といたします。この場合、本同意は、プライバシーポリシーをご確認いただいたことの履歴として取り扱われます。