Agilex(TM) 5 の設計手順を解説！ SoC FPGA ハンズオンセミナー
※今回と同じ内容のセミナーを複数会場・複数日程にて開催しております。
新横浜会場
2/18 https://go.macnica.co.jp/Entry-ALT-RS-INT-20250218-Agilex5FPGA-hands-on.html
3/21 https://go.macnica.co.jp/Entry-ALT-RS-INT-20250321-Agilex5FPGA-hands-on.html
Agilex(TM) 5 FPGA は高性能、低消費電力、小型フォームファクターを必要とするアプリケーションに最適化された、最新のミッドレンジ FPGA です。
本セミナーでは、Agilex(TM) 5 SoC FPGA 開発をご検討のお客様向けに、デバイスの概要や開発環境、開発フローの説明をおこないます。
ハンズオン・トレーニング形式を採用し、Quartus(R) Prime や Platform Designer を用いた設計の体験や Agilex(TM) 5 SoC FPGA が搭載された Sulfur ボードを用いた実機演習もご用意しています。
また、Agilex(TM) 5 SoC FPGA の場合、これまでの Cyclone(R) V SoC FPGA、Arria(R) V SoC FPGA、Arria(R) 10 SoC FPGA とは設計フローが大きく異なりますので、設計の差分について確認されたい方にもお勧めのワークショップです。
Agilex(TM) 5 FPGAs E シリーズ 搭載 SOM 開発キット Sulfur についてはこちら
https://www.macnica.co.jp/business/semiconductor/macnica_products/boards/144921/
Agilex(TM) 5 FPGA & SoC FPGA についてはこちら
https://www.intel.co.jp/content/www/jp/ja/products/details/fpga/agilex/5.html
| 日時 |
2025年3月21日 13:30 - 17:30
|
|---|---|
| 会場 |
横浜市港北区新横浜1-6-3
https://www.macnica.co.jp/company/branch/#link01マクニカ第1ビル |
| 定員 | 10人 |
| 準備 |
当日ご準備いただくもの
お名刺2枚・筆記用具
|
| 対象 |
・Agilex(TM) 5 SoC FPGA にご興味のある方
・Agilex(TM) 5 SoC FPGA を用いた設計を予定されている方 ・システム、ハードウェア、ソフトウェア設計者、どなたでもご参加いただけます |
| 費用 | 無料 |
| 主催 | 株式会社マクニカ |
アジェンダ
・システム・アーキテクチャー
・コンフィグレーションとブート
■システム開発フロー
・ハードウェア開発フロー
演習1: Agilex(TM) 5 SoC FPGA ハードウェア設計
・ソフトウェア開発環境 & 開発フロー
演習2: コンフィグレーションファイル/SD イメージ準備
演習3: 実機演習（CPU から FPGA 側ロジック及び HPS External Memory Interface アクセス）
演習4: 実機演習（Linux 環境で温度/電圧確認）
注意事項
本セミナーは先着制とさせていただきますが、システムの都合により定員に達していてもお申込みが可能な場合がございます。
そのためお申込みいただいた後にご参加をお断りさせていただく場合がございます。誠に申し訳ございませんがご了承いただければと存じます。
開催決定・中止は開催日の3営業日前に決定し、参加登録いただいた方へご連絡いたします。
[email protected]
当社が取得する個人情報は、個人情報保護方針に従い取り扱います。
GDPRやPDPA等、適用法上個人情報の取り扱いにおける適法性根拠として同意以外の項目が定められている場合、弊社は本同意を適法性根拠とはせず、正当な利益の目的等、他の項目を適法性根拠といたします。この場合、本同意は、プライバシーポリシーをご確認いただいたことの履歴として取り扱われます。